

## 从 AMBA AHB 总线协议到 i960-like 总线协议 的总线接口转换装置

### 技术领域

本发明涉及集成电路设计领域中的数字接口转换的设计，尤其涉及基于 ARM 嵌入式微处理器应用设计领域中的 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置。

### 背景技术

在集成电路领域，每颗芯片或者设备均具有和外界通讯的接口，由于技术、市场和其他历史原因，各种芯片设备遵循不同的协议标准或者总线规范。当具有不同接口的芯片或者设备需要相互连接通讯时，接口转换或者协议转换成为必不可少的步骤。AMBA AHB 总线协议由于自身固有的优点，现在已经随着嵌入式 CPU 核的提供者 ARM 公司在嵌入式 RISC 微处理器领域的异军突起而在业界迅速流行开来，AMBA AHB 总线协议是一个开放标准，已成为片上系统 SoC 构建和 IP 库开发的事实标准。i960 是 Intel 公司为嵌入式应用而提供的一系列微处理器，现在已经有众多的接口设备基于 i960 或者 i960-like 总线接口协议。现在业界早已有从 PCI 协议到 i960(或者 i960-like)的接口总线协议转换桥，但目前还没有从 AMBA AHB 到 i960-like 的接口总线协议的并且同时支持同频和不同频时钟的转换控制器。

AMBA AHB 总线协议基本传输方式见图 1，图 2，图 3。其中图 1 是最基本的读写情况；图 2 是含等待的情况；图 3 是连续几个读写的情况。i960-like 总线协议见图 4，图 5。图 4 是读操作情况，图 5 是写操作情况。

### 发明内容

本发明的目的在于提供一种从 AMBA AHB 总线协议到 i960-like 总线

协议的总线接口转换装置，完成从 AMBA AHB 总线到 i960-like 总线的转换，支持 AMBA AHB 总线接口和 i960-like 总线接口在同频时钟下工作和在不同频时钟下工作两种工作模式。

为了实现本发明的以上目的，所采取的技术方案为：

一种从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置，包括：AHB 接口，用于完成 AMBA AHB 总线协议的接口处理；i960-like 接口，用于完成 i960-like 总线协议的接口处理；主控制器，用于完成所述 AHB 接口和所述 i960-like 接口之间的总线协议的转换。其中，所述 AHB 接口包括：AHB 总线信号寄存模块，用于完成对来自 AMBA AHB 总线的控制信号的判断和寄存；AHB 总线信号响应模块，用于产生相应的 AMBA AHB 总线协议的应答指示信号；所述 i960-like 接口包括：总线接口复用请求模块，用于产生总线接口复用请求信号；总线复用模块，用于完成从 AHB 输出到 i960-like 的地址总线和从 AHB 输出到 i960-like 的数据总线的复用。

优选地，所述 AHB 总线信号寄存模块还包括：AHB 总线写缓冲模块，用于对来自 AHB 总线的写数据和写地址进行缓存；所述 AHB 总线写缓冲模块包括两个缓冲区：地址区和数据区；所述 AHB 总线写缓冲模块具有使能端，可通过 AHB 总线来配置所述 AHB 总线写缓冲模块的地址区和数据区的缓冲区大小。

优选地，所述 AHB 总线信号响应模块用于产生 AMBA AHB 总线反馈信号 HREADYout 和 HRESP。

优选地，所述 i960-like 接口具有访问外部总线请求和响应的功能，其可以与一个总线接口复用控制器相连，进行总线复用后再与 i960-like 总线相连；所述 i960-like 接口可以直接与 i960-like 总线相连。

优选地，所述总线接口复用请求模块根据来自所述主控制器的状态指示信号确定是否向所述总线接口复用控制器发送总线请求信号，并根据来自 i960-like 总线的应答信号决定是否停止向所述总线接口复用控制器发送总线请求信号。

优选地, 所述总线复用模块的地址数据复用输出总线连接到所述顶层互连逻辑模块, 并同 ADS-IN 信号通过三态门复用为三态双向地址数据总线信号。

优选地, 所述主控制器具有两个分别与 AHB 总线时钟和 i960-like 总线时钟同频的时钟。

优选地, 所述 AHB 总线的时钟频率可以是 i960-like 总线时钟频率的 N 倍, N 为大于等于 1 的自然数。

优选地, 所述主控制器具有一个状态机, 用于指示所述主控制器的当前状态, 所述状态机具有三个状态: 空闲态、读操作态和写操作态。

优选地, 所述 i960-like 接口的时钟可以配置为正常模式和低功耗模式, 在低功耗模式下, 所述 i960-like 接口的时钟由所述总线接口复用请求模块发送的总线请求信号动态控制, 在有从 AHB 总线到 i960-like 总线的通讯时, 所述 i960-like 接口的时钟有效, 在没有从 AHB 总线到 i960-like 总线的通讯时, 将所述 i960-like 接口的总线时钟恒置高停止掉。

本发明所提供的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置, 由于采用了支持同频时钟和不同频时钟的技术, 使得 AMBA AHB 总线时钟可以是 i960-like 总线时钟频率的 N 倍 (N 是大于等于 1 的自然数), 从而可以使 AHB 总线一侧的 CPU 核的性能得以充分完全的发挥和利用, 不完全受限于 i960-like 接口一侧的时钟频率。

#### 附图说明

相信通过以下结合附图对本发明具体实现方式的说明, 能够使人们更好地了解本发明上述的特点、优点和目的。

图 1 是 AMBA AHB 总线的基本的读写时序图;

图 2 是 AMBA AHB 总线含等待的读写时序图;

图 3 是 AMBA AHB 总线含连续几个读写周期的时序图;

图 4 是 i960-like 总线的读操作时序图;

图 5 是 i960-like 总线的写操作时序图;

图 6 是根据本发明的实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置的系统功能框图;

图 7 是根据本发明的实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置的模块图;

图 8 是 AMBA AHB 总线的错误响应时序图;

图 9 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置实现 i960-like 总线协议的 ALE 信号产生时序图;

图 10 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置中地址和数据信号复用总线、输入和输出信号复用总线电路图。

### 具体实施方式

下面结合附图对本发明的优选实施例进行详细的说明。

图 1 是 AMBA AHB 总线的基本的读写时序图。其中 AMBA AHB 总线是二级流水线操作。

图 2 是 AMBA AHB 总线含等待的读写时序图。如图 2 所示, 在 HREADY 信号为低时控制信号和数据总线的数值保持不变, 直到 HCLK 时钟信号采到 HREADY 信号变高为止。

图 3 是 AMBA AHB 总线含连续几个读写周期的时序图。从图 3 可以更明显的看出, AMBA AHB 总线是二级流水线操作, 同时可以得知两个相邻的操作中间不一定有 IDLE 状态过渡。

图 4 是 i960-like 总线的读操作时序图。从图 4 可以看出, ALE 信号有效时 (高电平) 信号宽度为 PCLK 时钟周期的一半; BLAST 信号就是片选信号, 可以根据实际需要进行扩展, 从而决定本实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置所带 i960-like 接口的路数; RDYRCV 信号相对本实施例为三态输入信号, 低有效, 该信号进入芯片管脚时需要加上拉电阻, 否则本实施例不能正常工作; wait 等待周期

由 i960-like 总线另外一端何时返回 RDYRCV 信号决定; ADS 信号为三态数据地址总线, 上面标的 ADDR 相对本实施例为输出地址总线信号, 而后面的 DATAin 相对本实施例是输入数据总线信号; BE1 信号就是 ADDR 地址总线的第 1 比特, 即 ADDR[1]。

图 5 是 i960-like 总线的写操作时序图。从图 5 可以看出, ALE 信号有效时(高电平)信号宽度为 PCLK 时钟周期的一半; BLAST 信号就是片选信号, 可以根据实际需要进行扩展, 从而决定本实施例所带 i960-like 接口的路数; RDYRCV 信号相对本实施例为三态输入信号, 低有效, 该信号进入芯片管脚时需要加上拉电阻, 否则本实施例不能正常工作; wait 等待周期由 i960-like 总线另外一端何时返回 RDYRCV 信号决定; ADS 信号为三态数据地址总线, 上面标的 ADDR 相对本实施例为输出地址总线信号, 而后面的 DATAout 相对本实施例也是输出数据总线信号; BE1 信号就是 ADDR 地址总线的第 1 比特, 即 ADDR[1]。

图是 6 根据本发明的实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置的系统功能框图。如图 6 所示, 本实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置由以下几个功能部分组成:

**AHB 接口 602:** AHB 接口一侧和 AMBA AHB 总线相接, 实现 AHB SLAVE 接口, 完全符合 AMBA V2.0 规范, 另一侧和主控制器相接;

**主控制器 604:** 主控制器完成绝大部分协议转换;

**i960-like 接口 606:** i960-like 接口一侧和主控制器相接, 另一侧和 i960-like 总线相连, 值得注意的是 i960-like 接口具备访问外部总线请求和响应功能, 既可以直接和 i960-like 总线直接相接, 也可以和其他接口控制器进行总线复用后再与 i960-like 总线相接来达到节省芯片引脚资源, 降低成本的目地, 两种不同的连接方式增加了使用的灵活性;

**顶层互连逻辑模块 608,** 把上述几个功能部分组合在一起, 完成模块的封装, 同时完成从 AHB 输出到 i960-like 的输出总线和从 i960-like 输入到 AHB 的输入总线的复用。

图 7 是根据本发明的实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置的模块图。如图 7 所示, 本实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置具体包括 5 个功能一级子模块和一个二级子模块。

其中, 实现 AHB 接口功能的包括:

AHB 总线信号寄存模块 702, 用于完成对来自 AMBA AHB 总线的控制信号进行判断和寄存;

AHB 总线信号响应模块 704, 用于产生相应的 AMBA AHB 总线协议的应答指示信号;

其中, AHB 总线信号寄存模块 702 还包括:

AHB 总线写缓冲模块 706, 用于对来自 AHB 总线的写数据和写地址进行缓存;

实现主控制器功能的包括: 主控制器模块 708, 完成大部分协议转换;

实现 i960-like 接口功能的包括:

总线接口复用请求模块 710, 用于产生总线接口复用请求信号;

总线复用模块 712, 用于完成从 AHB 输出到 i960-like 的地址总线和从 AHB 输出到 i960-like 的数据总线的复用。

所述每个模块的具体功能、构建方法和相互联系如下:

AHB 接口的 AHB 总线信号寄存模块 702 完成对来自 AMBA AHB 总线的控制信号 (HTRANS, HSEL, HREADY\_IN) 进行判断确认是否有来自 AMBA AHB 总线的访问指示的功能; 在确定有来自 AMBA AHB 总线的访问指示后, 寄存来自 AMBA AHB 总线的控制信号和地址信号。如果来自 AMBA AHB 总线的访问是写操作, 就会产生一个时钟周期宽度的写指示信号, 判断系统的写缓冲设置, 如果写缓冲使能, 就将寄存的地址和对应写数据存入写缓冲模块。并根据实际需要对地址信号进行译码, 生成用于产生 i960-like 总线协议对应的 BLAST 信号的内部信号。

AHB 总线写缓冲模块 706 的深度 C\_DEPTH 可以通过 AHB 总线配置, 配置值为 2 的幂, 最大为 128。一共有两个缓冲区, 分别是地址区和数据

区，一一对应。缓冲区的写入和读出时钟均采用 AHB 总线同频时钟。写缓冲具有满标识 FifoFull 和空标识 FifoEmpty 输出。AHB 总线信号寄存模块 702 控制写缓冲模块 706，只要写缓冲的空标识 FifoEmpty 为低电平，即写缓冲中有待转换的写数据，AHB 总线信号寄存模块 702 会自动产生一个时钟周期的读指示，将写缓冲中的数据送至主控制器模块 708 进行总线协议转换传输，等待收到 i960-like 总线时钟的 RDYRCV\_reg (用 i960-like 总线时钟对 RDYRCY 信号寄存了一拍) 信号为低后产生下一个读指示从写缓冲中读数据到主控制器模块 708，直到写缓冲的空标识 FifoEmpty 变为高电平为止，即写缓冲中没有待转换的写数据了。写缓冲模块 706 具有使能端，可以通过 AHB 总线配置。当写缓冲模块 706 配置为无效时，写数据就直接送达到主控制器模块 708，写缓冲被旁路掉。

AHB 接口的 AHB 总线信号响应模块 704 完成 AMBA AHB 总线回馈信号 HREADYout 和 HRESP 信号的生成。其中 HREADYout 信号由 NONHSIZE\_HREADYout and HSIZE\_HREADYout 两个信号组合而成，NONHSIZE\_HREADYout 的产生逻辑是：对来自 AMBA AHB 总线控制信号 (HTRANS, HSEL, HREADY\_IN) 进行判断确认。首先确定有来自 AMBA\_AHB 总线的访问指示并判断是读操作还是写操作，如果是读操作，立即就将 NONHSIZE\_HREADYout 信号拉低；如果是写操作，判断从 AHB 总线信号寄存模块 702 送来的写缓冲的状态，如果写缓冲使能并且没有满，就将 NONHSIZE\_HREADYout 信号置高，如果写缓冲没有使能或者使能但已经满了，就将 NONHSIZE\_HREADYout 信号拉低。然后对来自 i960-like 总线的 RDYRCV 信号和来自主控制器模块 708 的 AD\_GEN\_wrbusy\_reg 信号 (其产生方式在后面的主控制器模块中讲) 进行判断确认，如果是 AHB 总线的读操作使 NONHSIZE\_HREADYout 信号变低的，就在确定 AD\_GEN\_wrbusy\_reg 信号为低即表示空闲并且同时 RDYRCV 信号变低有效后才把 NONHSIZE\_HREADYout 信号拉高，这时写缓冲的数据全部转换完成已经处在空闲状态，从 i960-like 读入的数据也已经经过转换后送达了 AHB 读总线；如果是 AHB 总线的写操作使

NONHSIZE\_HREADYout 信号变低的,写缓冲是使能的情况就在写缓冲的已经满状态信号从高变低后将 NONHSIZE\_HREADYout 信号拉高,写缓冲是没有使能的情况下就在确定来自 i960-like 总线的 RDYRCV 信号变低有效后将 NONHSIZE\_HREADYout 信号拉高。HSIZE\_HREADYout 针对有 HSIZE 错误时产生两个时钟周期的等待,再和 NONHSIZE\_HREADYout 逻辑与组合成信号 HREADYout,形成两个时钟周期的等待,从而符合该情况下的 AMBA AHB 总线协议标准(见图 8); HRESP 信号一般情况下回馈 OKAY 响应,只是在 HSIZE 不是表示要求的比特位宽访问时回馈 ERROR 响应,其时序符合该情况下的 AMBA AHB 总线协议标准(见图 8)。

i960-like 接口的总线接口复用请求模块 710 判断写缓冲是否使能,如果写缓冲没有使能,在确定有来自 AMBA\_AHB 总线的访问指示(包括读和写两种操作指示)就向总线接口复用控制器(Bus Interface Unit)发送总线申请请求信号 REQUEST\_BIU,然后对来自 AMBA AHB 总线控制信号 HREADY\_IN 进行判断检测,如果检测到 HREADY\_IN 为逻辑高电平,就停止向总线接口复用控制器 BIU 发送总线申请请求信号 REQUEST\_BIU;如果写缓冲使能,就确定来自主控制器的 AD\_GEN\_state 状态指示信号指示为读或者写时就向总线接口复用控制器 BIU 发送总线申请请求信号 REQUEST\_BIU,然后对来自 i960-like 总线的 RDYRCV\_reg 信号进行判断检测,如果检测到 RDYRCV\_reg 信号为逻辑低电平,就停止向总线接口复用控制器 BIU 发送总线申请请求信号 REQUEST\_BIU。如果本实施例不和其他类似总线接口控制器复用总线而直接同 i960-like 总线相接,则可将顶层来自总线接口复用控制器 BIU 的输入信号 GRANT\_BIU 恒置为有效,即逻辑高电平,这样转换控制器的工作就不会受本模块发出的总线请求信号 REQUEST\_BIU 的影响;另外根据来自 AHB 总线的初始化配置信息可以将本模块发出的总线请求信号 REQUEST\_BIU 作为控制信号,动态控制本接口转换控制器输出的 i960-like 总线时钟,在有从 AHB 到 i960-like 的通讯时 i960-like 总线时钟



有效，无通讯时自动将 i960-like 总线时钟恒置高停止掉，从而节省通过 i960-like 总线和本实施例相接的芯片或者模块的功耗。

主控制器模块 708 实现绝大部分协议转换的功能，对寄存的 AMBA AHB 总线控制信号进行逻辑和时序转换，产生用于控制 i960-like 总线协议信号生成的内部控制信号，因为 i960-like 总线除了数据地址复用总线，而且输入输出也是复用总线的，另外还要考虑 AMBA AHB 总线时钟和 i960-like 总线时钟同频和不同频（即 N 倍频）的切换，这些因素导致控制信号的时序必须严格，否则要产生总线冲突或者逻辑不稳定；主控制器模块 708 有一个状态机，共有三个状态，空闲态(IDLE)、读操作态(READ\_STATE)和写操作态(WRITE\_STATE)。AD\_GEN\_state 状态指示信号指示是空闲态、读操作态或者写操作态。一旦有来自 AHB 总线信号寄存模块 702 的读写指示，状态机便从空闲态变化到读操作态或者写操作态，一旦检测到来自 i960-like 总线的 RDYRCV\_reg 信号为低，状态机便从读操作态或者写操作态变化到空闲态。从读操作态或者写操作态到下一次读操作态或者写操作态都要经过空闲态，这是为了在和其它接口控制器通过总线接口复用控制器 BIU 复用总线时不一直连续不间断地占用外部总线，从而使其它可能的优先级更高的 AHB SLAVE 模块可以及时的获得外部总线占用权。从空闲态进入写操作态的优先级高于从空闲态进入读操作态，从而保证在写缓冲使能的情况下读操作总是在写缓冲为空的情况下完成的，也就是说如果写缓冲里有数据，这时从 AHB 来的读操作需要等到写缓冲里的数据全部转换完后再进行读转换，这样做的原因是为了保持存储一致性。当状态机处于写操作状态时，AD\_GEN\_wrbusy 信号为高电平，用 i960-like 总线时钟对此信号寄存一拍生成 AD\_GEN\_wrbusy\_reg 信号，提供给 AHB 总线信号响应模块 704。本模块中用到两个时钟，分别和 AHB 总线时钟和 i960-like 总线时钟同频。状态机逻辑使用和 AHB 总线时钟，而产生用于控制 i960-like 总线协议信号生成的内部控制信号用 i960-like 总线时钟。当这两个时钟不同频时，在两个时钟域逻辑交接处，采用 AHB 总线的高频时钟同步 i960-like 总线的低频时钟域逻辑的方式实

现同步。

i960-like 接口的总线复用模块 712 完成输出地址总线和输出数据总线的复用功能, 其控制信号就是主控制器产生的 AD\_ADDNOTDATA(高电平时指示地址, 低电平时指示数据)控制信号; 生成的地址数据复用输出总线 ADS\_OUT 连接到本实施例的顶层模块, 同 ADS\_IN 信号通过三态门复用为三态双向地址数据总线信号 ADS, 其控制信号就是主控制器产生的 AD\_OUT\_EN(高电平时指示输出, 低电平时指示输入)控制信号。

图 8 是 AMBA AHB 总线的 HRESP 错误响应时序图, 可以看出 HREPS 是两个时钟周期的 ERROR 响应, HREADY 信号为低的时间也是两个时钟周期。

图 9 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置实现 i960-like 总线协议的 ALE 信号产生时序图。FBCLK\_N 是 FBCLK 的反相时钟( FBCLK 时钟和 i960-like 总线时钟同频), 该图所示为 AMBA AHB 总线接口的时钟和 i960-like 总线接口的时钟同频的情况。

图 10 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置中地址和数据信号复用总线、输入和输出信号复用总线电路图。其中 MUX 是个 2 选 1 的选择器组, 完成对输出地址总线和输出数据总线的复用, 这部分逻辑在图 7 所示的 i960-like 接口的总线复用模块 712 中完成; IOBUF 是个双向三态缓冲器组, 将输出总线信号 ADS\_OUT 和输入总线信号 ADS\_IN 复用为 i960-like 总线协议的三态双向地址数据总线信号 ADS, 由于包含高阻态, 这部分逻辑在顶层模块 608 中完成。

以上虽然通过一些示例性的实施例对本发明的从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置进行了详细的描述, 但是以上这些实施例并不是穷举的, 本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此, 本发明并不限于这些实施例, 本发明的范围仅由所附权利要求为准。

## 权 利 要 求

1. 一种从 AMBA AHB 总线协议到 i960-like 总线协议的总线接口转换装置, 其特征在于, 该装置包括:

AHB 接口, 用于完成 AMBA AHB 总线协议的接口处理;

i960-like 接口, 用于完成 i960-like 总线协议的接口处理;

主控制器, 用于完成所述 AHB 接口和所述 i960-like 接口之间的总线协议的转换。

其中, 所述 AHB 接口包括:

AHB 总线信号寄存模块, 用于完成对来自 AMBA AHB 总线的控制信号的判断和寄存;

AHB 总线信号响应模块, 用于产生相应的 AMBA AHB 总线协议的应答指示信号;

所述 i960-like 接口包括:

总线接口复用请求模块, 用于产生总线接口复用请求信号;

总线复用模块, 用于完成从 AHB 输出到 i960-like 的地址总线和从 AHB 输出到 i960-like 的数据总线的复用。

2. 如权利要求 1 所述的装置, 其特征在于, 所述 AHB 总线信号寄存模块还包括:

AHB 总线写缓冲模块, 用于对来自 AHB 总线的写数据和写地址进行缓存。

3. 如权利要求 2 所述的装置, 其特征在于, 所述 AHB 总线写缓冲模块包括两个缓冲区: 地址区和数据区。

4. 如权利要求 2 所述的装置, 其特征在于, 所述 AHB 总线写缓冲模块具有使能端, 可通过 AHB 总线来配置所述 AHB 总线写缓冲模块的地址区和数据区的缓冲区大小。

5. 如权利要求 1 所述的装置, 其特征在于, 所述 AHB 总线信号响应模块用于产生 AMBA AHB 总线回馈信号 HREADYout 和 HRESP。

6. 如权利要求 1 所述的装置, 其特征在于, 所述 i960-like 接口具有访问外部总线请求和响应的功能, 其可以与一个总线接口复用控制器相连, 进行总线复用后再与 i960-like 总线相连。

7. 如权利要求 1 所述的装置, 其特征在于, 所述 i960-like 接口可以直接与 i960-like 总线相连。

8. 如权利要求 1 所述的装置, 其特征在于, 所述总线接口复用请求模块根据来自所述主控制器的状态指示信号确定是否向所述总线接口复用控制器发送总线请求信号, 并根据来自 i960-like 总线的应答信号决定是否停止向所述总线接口复用控制器发送总线请求信号。

9. 如权利要求 1 所述的装置, 其特征在于, 所述总线复用模块的地址数据复用输出总线连接到所述顶层互连逻辑模块, 并同 ADS-IN 信号通过三态门复用为三态双向地址数据总线信号。

10. 如权利要求 1 所述的装置, 其特征在于, 所述主控制器具有两个分别与 AHB 总线时钟和 i960-like 总线时钟同频的时钟。

11. 如权利要求 1 所述的装置, 其特征在于, 所述 AHB 总线的时钟频率可以是 i960-like 总线时钟频率的  $N$  倍,  $N$  为大于等于 1 的自然数。

12. 如权利要求 1 所述的装置, 其特征在于, 所述主控制器具有一个状态机, 用于指示所述主控制器的当前状态, 所述状态机具有三个状态: 空闲态、读操作态和写操作态。

13. 如权利要求 1 所述的装置, 其特征在于, 所述 i960-like 接口的时钟可以配置为正常模式和低功耗模式, 在低功耗模式下, 所述 i960-like 接口的时钟由所述总线接口复用请求模块发送的总线请求信号动态控制, 在有从 AHB 总线到 i960-like 总线的通讯时, 所述 i960-like 接口的时钟有效, 在没有从 AHB 总线到 i960-like 总线的通讯时, 将所述 i960-like 接口的总线时钟恒置高停止掉。




图 1




图 2




图 3




图 4




图 5




图 6






图 7




图 8




图 9




图 10